Compact modeling of gate tunneling leakage current in advanced nanoscale soi mosfets

Darbandy, Ghader

Descripción:

En esta tesis se han desarrollado modelos compactos de corriente de fuga por túnel de puerta en SOI MOSFET (de simple y doble puerta) avanzados basados en una aproximación WKB de la probabilidad de túnel. Se han estudiado los materiales dieléctricos high-k más prometedores para los diferentes requisitos de nodos tecnológicos de acuerdo ala hoja de ruta ITRS de miniaturización de dispositivos electrónicos. Hemos presentado un modelo compacto de particionamiento de la corriente de fuga de puerta para un MOSFET nanométrico de doble puerta (DG MOSFET), utilizando modelos analíticos de la corriente de fuga por el túnel directo de puerta. Se desarrollaron también Los modelos analíticos dependientes de la temperatura de la corriente de túnel en la región de inversión y de la corriente túnel asistido por trampas en régimen subumbral. Finalmente, se desarrolló una técnica de extracción automática de parámetros de nuestro modelo compacto en DG MOSFET incluyendo efectos de canal corto. La corriente de la puerta por túnel directo y asistido por trampas modelada mediante los parámetros extraídos se verificó exitosamente mediante comparación con medidas experimentales.

Tipo:

info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/doctoralThesis

Coautor:

Departament d'Enginyeria Electrònica, Elèctrica i Automàtica
Universitat Rovira i Virgili.

Títol:

Compact modeling of gate tunneling leakage current in advanced nanoscale soi mosfets

Idioma:

eng

Materia:

621.3 - Enginyeria elèctrica. Electrotècnia. Telecomunicacions

Formato:

application/pdf
149 p.

Autor:

Darbandy, Ghader

Derechos:

info:eu-repo/semantics/openAccess
ADVERTIMENT. L'accés als continguts d'aquesta tesi doctoral i la seva utilització ha de respectar els drets de la persona autora. Pot ser utilitzada per a consulta o estudi personal, així com en activitats o materials d'investigació i docència en els termes establerts a l'art. 32 del Text Refós de la Llei de Propietat Intel·lectual (RDL 1/1996). Per altres utilitzacions es requereix l'autorització prèvia i expressa de la persona autora. En qualsevol cas, en la utilització dels seus continguts caldrà indicar de forma clara el nom i cognoms de la persona autora i el títol de la tesi doctoral. No s'autoritza la seva reproducció o altres formes d'explotació efectuades amb finalitats de lucre ni la seva comunicació pública des d'un lloc aliè al repositori institucional de la Universitat Rovira i Virgili. Tampoc s'autoritza la presentació del seu contingut en una finestra o marc aliè a aquest repositori (framing). Aquesta reserva de drets afecta tant als continguts de la tesi com als seus resums i índexs.

Fecha:

2012-12-10

Editor:

Universitat Rovira i Virgili

Materia:

621.3 - Enginyeria elèctrica. Electrotècnia. Telecomunicacions

Idioma:

eng

Editor:

Universitat Rovira i Virgili

Fuente:

TDX (Tesis Doctorals en Xarxa)

Identificador:

http://hdl.handle.net/10803/97215

Formato:

application/pdf
149 p.

Palabra clave:

Compact modeling of gate tunneling leakage current in advanced nanoscale soi mosfets

Fecha:	2012-12-10
Departamento/Instituto:	Departament d'Enginyeria Electrònica, Elèctrica i Automàtica Universitat Rovira i Virgili.
Director:	Íñiguez Nicolau, Benjamí
Autor:	Darbandy, Ghader
Título:	Compact modeling of gate tunneling leakage current in advanced nanoscale soi mosfets

Información