Repositori URV

Data d'alta al repositori: 2023-05-23

Resum: En aquest treball es modelitzarà un motor DC i es dissenyarà un controlador PID en una FPGA, el qual regularà la velocitat del motor. A l'hora de dissenyar el controlador s'estudiaran els efectes dels diversos elements del llaç de control.

Matèria: enginyeria electrònica

Idioma: cat

Àrees temàtiques: Ingeniería electrónica Electronic engineering Enginyeria electrònica

Departament: Enginyeria Electrònica, Elèctrica i Automàtica

Estudiant: Vives Bonet, Eloi

Curs acadèmic: 2021-2022

Títol en diferents idiomes: Diseño y simulación VHDL/Simulink de controlador PID sobre FPGA Design and simulation VHDL/Simulink of PID controller on FPGA Disseny i simulació VHDL/Simulink d’un controlador PID sobre FPGA.

Data de la defensa del treball: 2022-06-20

Drets d'accés: info:eu-repo/semantics/openAccess

Paraules clau: FPGA, PID FPGA, PID FPGA, PID

Confidencialitat: No

Títol en la llengua original: Disseny i simulació VHDL/Simulink d’un controlador PID sobre FPGA.

Director del projecte: Cantó Navarro, Enrique Fernándo

Ensenyament(s): Enginyeria Electrònica Industrial i Automàtica

Entitat: Universitat Rovira i Virgili (URV)