Treballs Fi de GrauEnginyeria Electrònica, Elèctrica i Automàtica

Design and simulation VHDL/Simulink of PID controller on FPGA

Identification data

Identifier: TFG:5935

Handle: https://hdl.handle.net/20.500.11797/TFG5935

Authors: Vives Bonet, Eloi

Abstract:
En aquest treball es modelitzarà un motor DC i es dissenyarà un controlador PID en una FPGA, el qual regularà la velocitat del motor. A l'hora de dissenyar el controlador s'estudiaran els efectes dels diversos elements del llaç de control.
Others:

Access rights: info:eu-repo/semantics/openAccess
Education area(s): Enginyeria Electrònica Industrial i Automàtica
Department: Enginyeria Electrònica, Elèctrica i Automàtica
Entity: Universitat Rovira i Virgili (URV)
Confidenciality: No
Subject: enginyeria electrònica
Project director: Cantó Navarro, Enrique Fernándo
Work's public defense date: 2022-06-20
Creation date in repository: 2023-05-23
Language: cat
Academic year: 2021-2022
Student: Vives Bonet, Eloi

Keywords:

Electronic engineering
Documents:

Memòria
Cerca a google