Fecha de alta en el repositorio: 2023-05-23
Resumen: En aquest treball es modelitzarà un motor DC i es dissenyarà un controlador PID en una FPGA, el qual regularà la velocitat del motor. A l'hora de dissenyar el controlador s'estudiaran els efectes dels diversos elements del llaç de control.
Materia: enginyeria electrònica
Idioma: cat
Áreas temáticas: Ingeniería electrónica Electronic engineering Enginyeria electrònica
Departamento: Enginyeria Electrònica, Elèctrica i Automàtica
Estudiante: Vives Bonet, Eloi
Curso académico: 2021-2022
Título en diferentes idiomas: Diseño y simulación VHDL/Simulink de controlador PID sobre FPGA Design and simulation VHDL/Simulink of PID controller on FPGA Disseny i simulació VHDL/Simulink d’un controlador PID sobre FPGA.
Fecha de la defensa del treball: 2022-06-20
Derechos de acceso: info:eu-repo/semantics/openAccess
Palabras clave: FPGA, PID FPGA, PID FPGA, PID
Confidencialidad: No
Título en la lengua original: Disseny i simulació VHDL/Simulink d’un controlador PID sobre FPGA.
Director del proyecto: Cantó Navarro, Enrique Fernándo
Enseñanza(s): Enginyeria Electrònica Industrial i Automàtica
Entidad: Universitat Rovira i Virgili (URV)
Repositori URV